臺積電展示全新4nm工藝N4C 進一步增強5nm級別生產能力
近日,臺積電展示了全新的4nm級別生產工藝N4C,通過顯著降低成本和優化設計能效,進一步增強了5nm級別生產工藝。在2024年北美技術研討會上,臺積電業務開發副總裁張凱文透露了該公司的最新動向。
張凱文表示,臺積電的5nm和4nm工藝周期仍在進行中,而N5到N4的光學微縮密度改進了4%,并且公司將繼續增強晶體管性能。現在,臺積電引入了N4C工藝,為4nm技術陣容注入新的元素,使客戶能夠消除一些掩模,并改進標準單元和SRAM等原始IP設計,以進一步降低總體產品級擁有成本。
據鉍讀網了解,臺積電計劃在2025年推出N4C工藝,相比N4P,成本最高可降低8.5%。N4C工藝是在N4P工藝技術基礎上進一步擴展,通過重新設計標準單元和SRAM單元、改變一些設計規則以及減少使用的掩模層數量,使成本比N4P最多可以降低8.5%。
這一系列的技術創新和工藝優化,將有望進一步提升臺積電在半導體行業的競爭力,為客戶提供更高性能、更低成本的解決方案,助力產業發展邁向新的高度。